본 논문은 300K 에서 동작하는 gate-all-around nanowire junctionless transistor의 도핑 농도에 따른 DC 특성을 NEGF-Poisson solver를 사용하여 조사했다. Source/channel/drain 영역의 길이가 모두 같고, 전체 길이가 60[nm]일 때, 도핑 농도를 1×〖10〗^17 [cm^(-3)]-1×〖10〗^20 [cm^(-3)]로 변화하면서 전달 특성 곡선을 얻었다. 도핑 농도가 증가할 때, on-current가 증가하고 threshold voltage는 감소하는 경향성을 보였으나, 도핑 농도가 1×〖10〗^20 [cm^(-3)]일 때 충분히 depletion 되지 않았다.

오픈 소스 반도체 소자 시뮬레이터인 G-Device를 소개합니다. G-Device는 C++ 언어로 개발되었으며, 개발자들이 구조를 쉽게 이해하여 자신의 문제에 적용할 수 있는 코드를 목표로 하고 있습니다. THz 주파수 대역에서의 drift-diffusion 시뮬레이션, Boltzmann 수송 방정식의 해석, 양자 전송 현상의 해석 등, 반도체 소자 시뮬레이션과 관련된 예제들을 설명합니다.

Silicon 기반 Metal-oxide-semiconductor field-effect transistor (MOSFET)의 크기가 감소함에 따라 silicon자체의 물성적 한계가 나타나고 있다. 이를 극복하고자 III-V 화합물 반도체가 채널소자로서 각광받고 있다. 본 연구에서는 III-V 화합물반도체 중 InxGa1-xAs 는 Indium 조성에 따른 전자구조 및 n-type MOSFET의 소자 특성을 본다. Indium의 조성이 증가함에 따라 subband의 개수와 간격이 증가하게 되어 Density of state가 감소하게 된다. 이로 인하여 Indium의 조성이 증가함에 따라 InxGa1-xAs 채널 MOSFET에서 상대적으로 Fermi level을 더 많이 상승시키게 되어 potential barrier를 얇아지게 만들며 또한 에너지에 따른 전류 밀도를 넓게 분포하도록 만든다. 이로 인하여 단채널에서는 In 조성이 증가함에 따라 direct source-to-drain tunnelling current이 증가하게 된다. 이로 인하여 In 조성의 증가에 따라 subthreshold swing과 ON-state current가 저하된다.

CMOS device에서 off leakage current로 인한 power dissipation 문제는 미래 소자에 주어진 주요한 과제이다. Nanowire FET은 이러한 문제를 해결할 주요 미래소자로 각광받고있다. 하지만 nanowire FET을 공정할 때 채널 에칭을 완벽한 원형 구조로 가지는 것이 어렵기 때문에 타원형으로 시뮬레이션을 진행해 볼 필요성이 있다. 본 논문에서는 nanowire의 aspect ratio, crystal orientation의 변화에 따른 nanowire FET의 전압-전류 특성 및 transport 특성을 관찰하는 연구를진행하였다. 시뮬레이션 결과, [100] 방향은 완벽한 원형구조에서 최적인 반면에 [110] 방향은 타원형으로 모델링함에 있어서 장점이 있는 것으로 나타났다.

Future logic device over the FinFET generation requires a complete electrostatics and transport characteristic for low-power and high-speed operation as extremely scaled devices. Silicon, Germanium and III-V based nanowire-based MOSFET devices and few-layer TMDC (Transition metal dichalcogenide monolayers) based multi-gate devices have been brought attention from device engineers due to those excellent electrostatic and novel device characteristic. In this study, we simulated ultrascaled Si/Ge/InAs gate-all-around nanowire MOSFET and MoS2 TMDC based DG MOSFET and TFET device by tight-binding NEGF method. As a result, we can find promising candidates of the future logic device of each channel material and device structures.