Negative Capacitance FET (NC-FET)는 ferroelectric 물질의 negative capacitance 특성을 이용한 steep-slope device로서 차세대 반도체 소자로 주목을 받고 있다. 또한 Strain engineering은 물질의 특성 향상을 위해 많이 이용되고 있고, 물질간의 접합과정에서 epitaxial하게 strain이 인가되는 경우가 많기 때문에, 이에 대한 연구는 중요하다. 이에 따라 본 논문에서는 ferroelectric 물질에 strain을 인가하여 물질의 특성 변화를 분석하였다. 이번 연구에서는 strain 효과를 고려하기 위해서 제1원리 기반의 DFT 계산을 진행하였고, 계산 결과를 바탕으로 NC-FET에 대하여 시뮬레이션을 진행하였다. 시뮬레이션 결과, compressive strain이 증가할수록 Polarization-Energy curve에서 negative capacitance region 부분의 curvature가 증가하는 것을 확인할 수 있었다. 이러한 특성 변화를 NC-FET에 적용했을 때, compressive strain이 증가할수록 subthreshold swing(SS)이 감소하는 것을 확인하였고 DIBL값 또한 개선되는 것을 확인할 수 있었다. 따라서 이번 연구를 통해 ferroelectric 물질에 strain을 적절히 인가하면 ferroelectric 물질의 특성이 향상됨을 확인하였고, 이를 NC-FET에 적용해본 결과 더욱 더 향상된 성능의 steep-slope device 구현이 가능함을 확인하였다.

본 연구에서는 3차원 집적 회로에 적용되는 silicon-on-insulator(SOI) field-effect transistor(FET)의 채널 도핑의 유형 및 농도에 따른 DC 성능 변화 및 열화 현상에 대해 조사했다. EDISON에서 제공하는 “UTB FET” 시뮬레이터를 활용하여, 7 나노 노드의 SOI FETs의 채널의 두께, 채널 도핑의 유형 및 농도, 소자 온도에 따른 전류-전압 특성을 얻고, 이를 에너지 밴드 다이어그램을 통해 분석했다. 그 결과, 채널의 두께가 3 nm로 작을 때 채널 도핑의 유형 및 농도에 상관없이 단채널 효과의 감소로 소자의 구동 전류가 증가한다. 한편, 소스/드레인의 도핑 농도는 작지만 채널 도핑 농도와 동일한 junctionless FET는 유효 채널 길이의 증가로 단채널 효과가 더욱 작아지며, 저전력 응용분야에서 구동 전류가 크게 증가한다. 또한 다른 SOI FETs와는 달리 동작 지점에서 에너지 장벽이 없어 온도 변화에 따른 구동 전류 변화가 작다. 본 논문의 성능 및 열화 분석을 통해, junctionless FET가 향후 5 나노 노드 및 3차원 집적 회로에 적용될 것으로 기대된다.

Metal-oxide-semiconductor Field-Effect transistor (MOSFET)을 대체할 기술로서 제안된 Schottky Barrier MOSFET (SB-MOSFET)가 제시되고 있다. 본 연구에서는 SB-MOSFET와 MOSFET을 다양한 소자 파라미터를 변화시킴으로서 양자역학적 전하수송 계산을 바탕으로 특성을 분석한다. MOSFET과 SBMOSFET은 채널 두께 (TSi)가 감소함에 따라 전류량은 증가하고 SS와 DIBL은 증가하였고 Overlap에서는 SS와 DIBL이 커지고 Underlap에서는 작아짐을 보였고 SB-MOSFET는 특히 그 폭이 컸다. 또한 SB 높이가 낮을수록 SBMOSFET의 전류량이 증가하고 SS는 감소하였고 마찬가지로 Source와 Drain doping concentration이 낮을수록 MOSFET의 전류량은 증가하고 SS는 감소하였다. MOSFET과 SB-MOSFET의 경향은 대체로 비슷하나 변화량의 차이등이 있었다.

Ultra-thin body transistor is one of the emerging devices since it control leakage current flows through substrate. In addition, it can be operated by double gates, thus, its on/off current ratio is higher than conventional counterpart. In this paper, we design and investigate a CMOS inverter based on ultra-thin body MOSFETs to estimate its performance in real application. NEGF (non-equilibrium Green’s function) method is used to obatain relationship between drain current and voltage. DC transfer is extracted from the relationship, and FO4 (fanout-of-4) propagation delay is reported as 5.1 ps estimated by a simple model.

쇼트키 장벽 모스펫(Schottky barrier MOSFETs : SB-MOSFETs)은 SB높이(ΦB)에 매우 민감하다. 그래서 ΦB를 줄이는 공정 방법에 대한 연구가 활발히 진행 중이다. 이러한 ΦB를 측정할 때, SB-MOSFETs에서가 아닌 SB 다이오드에서 측정이 이뤄지고 있다. 본 논문에서는 ΦB를 SB-MOSFETs에서 측정 할 수 있는 방법을 제안하고 전산모사를 통하여 채널의 길이와 두께, Overlap / Underlap 구조, 온도 등에 대한 의존성을 살펴 보았다. 그 결과 채널의 길이와 두께, Overlap / Underlap 구조에 따른 의존성은 없는 것으로 확인되었다. 하지만 20nm 이하의 채널의 소자에 대해서는 소스/드레인간 터널링 전류로 인해 정확한 ΦB 측정이 불가능하였다. 그리고 저온에서 측정할 때 정확도가 높아짐을 확인하였다.

In this paper, quantum mechanical simulations of the double-gate ultra-thin body (DG-UTB) MOSFETs are performed according to the International Technology Roadmap of Semiconductors (ITRS) specifications planned for 2020, to devise the way for on-current (Ion) improvement. We have employed non-equilibrium Green’s function (NEGF) approach and solved the self-consistent equations based on the parabolic effective mass theory [1]. Our study shows that the [100]/<001> Ge and GaSb channel devices have higher Ion than Si channel devices under the body thickness (Tbd) <5nm condition.

본 논문에서는 접합을 가지지 않는 Junctionless transistor (JLT)의 두께에 따른 특성 차이 및 기존의 MOSFET과의 특성 비교를 EDISON 시뮬레이터를 통해 확인을 하였다. JLT의 두께가 얇아짐에 따라 On/off 비율 측면에서 소자의 특성이 향상됨을 확인하였으며, 기존 Inversion mode의 MOSFET과 비교하여 단 채널 효과 측면에서도 향상된 특성을 확인 할 수 있었다.